可以看出，芯片的功耗管理是一个复杂且关键的任务。因此，在整个芯片设计周期中，设计师必须采用全面的低功耗策略，这涉及从最初的设计阶段到最终的物理实现阶段的每一个细节，以实现最优的能效。

芯片的低功耗之旅几乎要贯穿芯片始终。首先，需要在RTL阶段，采用功耗优化方法，包括关闭不必要的电源域、调整电压和处理器频率，以及更智能地控制时钟和数据流，甚至是借助AI的力量，完成设计上的低功耗设计。然后，验证工程师再来验证这些低功耗方法是否行之有效，此时，他们需要使用全面的电源管理策略，如统一电源格式（UPF），并确保所有验证方法——无论是静态的、形式的、还是基于仿真的——都能正确理解和实施这些策略。最后，在完成RTL功耗分析和降低后，可以使用物理实现，如综合和布局布线工具进一步优化PPA。

基本的方法论已经确定了，但是挑战依然存在：如何确保在所有设计阶段实现最大的功耗优化准确性？解决这一挑战的关键在于不断完善和升级工具及方法论，确保它们能够满足不断变化的能耗要求。

新思科技低功耗SoC解决方案：

从架构到功耗签核，全流程助力功耗优化

在应对半导体行业日益增长的功耗降低与能效提升需求中，新思科技推出了全面的端到端解决方案——节能系统级芯片(SoC)解决方案（Energy-Efficient SoCs），助力各领域的芯片设计师能够以经济高效的方式达到或超过雄心勃勃的性能和能效目标，同时加速上市时间。该解决方案涵盖了从架构到RTL设计和验证，再到仿真驱动的功耗分析，再到实施，最终到功耗签核的整个设计流程。

下图显示了新思科技这一低功耗解决方案的全流程。在芯片设计流程的初始阶段，Synopsys Platform Architect可以用于基于预RTL架构模型和软件工作负载的架构探索和早期性能功耗权衡。

新思科技的端到端的低功耗解决方案

下一阶段的Synopsys ZeBu Empower用于功耗仿真，具有分析和探索软件工作负载以识别进一步分析和探索的关键窗口的能力和性能。位于硅谷的AI芯片初创公司SiMa.ai已经开始使用ZeBu Empower来设计用于智能边缘的高性能、低能耗AI芯片，来降低功耗。在能效提升方面，SiMa.ai成功地将其低功耗MLSoC的每瓦每秒帧数（FPS）提高了2.5倍。SiMa.ai的硅工程总监Sounil Biswas在2023年SNUG硅谷大会上的一次演讲中提到，Synopsys ZeBu Empower的数据与实际板上测量结果高度一致。

为了补充ZeBu Empower并实现低功耗的RTL设计，新思科技又提供了Synopsys PrimePower RTL，这是一种RTL功耗分析和降低工具，它具备时序导向并考虑物理设计的逻辑综合能力与集成计算引擎，始终能够获得准确的功耗结果（其功耗结果同物理版图布局后的计算差异在±15%之内）。Synopsys PrimePower RTL还能随着RTL成熟，进行高精度的RTL功耗探索。

Synopsys Fusion Compiler是一个全面且集成的RTL到GDSII实现系统，可以实现额外的PPA优化。接下来，PrimePower和RedHawk（来自Ansys，现在已是新思科技的一部分）的签核引擎融合，提供最快的收敛速度和最佳的结果质量（QoR）。Synopsys PrimePower是一个被认为是黄金标准的功耗签核解决方案，其已被全球领先的晶圆代工厂认证，适用于高达3纳米工艺，能够提供快速的运行性能和分布式处理，实现签核阶段的高精度，精度与SPICE和硅测量结果相差仅几个百分点。

新思科技的节能SoC开发流程专注于在芯片设计的每一个阶段寻找并实现降低功耗的机会，从而创造出高能效的芯片。其方法是基于实际使用场景中的软件运行状况来调整功耗和性能的平衡，这样做可以避免在实际使用中出现意外的问题。通过早期和准确的功耗分析，芯片工程师能够快速且有效地达到预定的PPA目标。

结语

综上所述，芯片设计的功耗管理是一个复杂且关键的任务，低功耗设计方法已经走了很长的路，从基础工具发展到复杂的仿真解决方案，不断推动着芯片行业的进步。而在当前这个既重视高性能又强调高能效的新时代，新思科技推出的全新端到端节能SoC解决方案，无疑将成为推动系统级芯片向更高节能目标迈进的关键力量。